Олег Вальпа - Разработка устройств на основе цифровых сигнальных процессоров фирмы Analog Devices с использованием Visual DSP++

• Название: Разработка устройств на основе цифровых сигнальных процессоров фирмы Analog Devices с использованием Visual DSP++
• Автор: Олег Вальпа
• Издательство: Горячая линия — Телеком
• Жанр: Справочники
• Год: 2007
• ISBN: 5-93517-342-5

Книга предназначена для самостоятельного изучения и применения на практике цифровых сигнальных процессоров DSP (Digital Signal Processor). На примере популярной микросхемы ADSP2181 фирмы Analog Devices рассмотрены устройство, архитектура и технические характеристики цифрового сигнального процессора. Приведено описание вычислительных блоков процессора, средств разработки программного обеспечения, языка программирования и системы команд процессора. Разработанные автором книги практические схемы с применением сигнального процессора, исходные тексты программ и схемы вспомогательных устройств, полезных при отладке программ для процессора помогут получить необходимые практические навыки, с помощью которых читатель легко освоит другие типы сигнальных процессоров. На прилагаемом к книге диске находятся исходные тексты и исполняемые файлы программ, а так же некоторые полезные утилиты и средства разработки программного обеспечения для сигнальных процессоров.

Для специалистов в области разработки цифровой электронной аппаратуры, будет полезна студентам и аспирантам.

---

Таблица 4.2в Регистры таймера

Разряд Исходное состояние Назначение Регистр периода таймера TPERIOD, адрес памяти данных=0x3FFD 15…0 X Период таймера от 0 до 0xFFFF Регистр счетчика таймера TCOUNT, адрес памяти данных=0x3FFC 15…0 X Счетчик таймера от 0 до 0xFFFF Регистр масштабирования таймера TSCALE, адрес памяти данных=0x3FFB 15…8 0 Не используются 7…0 X Масштабирование таймера от 0 до 0xFF

Таблица 4.2г Регистры последовательного порта SPORT0

Разряд Исходное состояние Назначение Регистр разрешения многоканального приема S0RW1, адрес памяти данных = 0x3FFA 15…0 X Разрешение приема канала 31…16 Регистр разрешения многоканального приема S0RW0, адрес памяти данных = 0x3FF9 15…0 X Разрешение приема канала 15…0 Регистр разрешения многоканальной передачи S0TW1, адрес памяти данных=0x3FF8 15…0 X Разрешение передачи канала 31…16 Регистр разрешения многоканальной передачи S0TW0, адрес памяти данных=0x3FF7 15…0 X Разрешение передачи канала 15…0 Регистр управления S0CR, адрес памяти данных=0x3FF6 15 0 Разрешение многоканальности: 0 — запрещено, 1 — разрешено 14 0 Разрешение внутреннего тактового генератора: 0 — запрещен, 1 — разрешен 13 0 Требование кадровой синхронизации приема: 0 — не требуется, 1 — требуется (в многоканальном режиме — задержка) 12 0 Требование широкого кадрового импульса приемника: 0 — не требуется, 1 — требуется (в многоканальном режиме — задержка) 11 0 Требование кадровой синхронизации передатчика: 0 — не требуется, 1 — требуется (в многоканальном режиме — задержка) 10 0 Требование широкого кадрового импульса передатчика: 0 — не требуется, 1 — требуется (в многоканальном режиме — задержка) 9 0 Разрешение внутреннего тактового генератора передатчика: 0 — запрещен, 1 — разрешен (в многоканальном режиме — число каналов: 0 — 24 канала, 1 — 32 канала) 8 0 Разрешение внутреннего кадрового генератора приемника: 0 — запрещено, 1 — разрешено 7 0 Разрешение инвертирования кадрового генератора передатчика: 0 — запрещено, 1 — разрешено (только в многоканальном режиме) 6 0 Разрешение инвертирования кадрового генератора приемника: 0 — запрещено, 1 — разрешено 5, 4 0 Формат данных: 00 — выравнивание по правому краю, старшие биты=0, 01 — выравнивание по правому краю, старшие биты=знаку, 10 — компандирование по МЮ закону, 11 — компандирование по А закону 3…0 0 Длина слова минус 1 Регистр делителя тактовых импульсов S0CLKDIV, адрес памяти данных = 0x3FF5 15…0 0 Делитель частоты тактовых импульсов = (CLKOUT/2*SCLK)-1 Регистр делителя кадровых импульсов приемника S0RFDIV, адрес памяти данных=0x3FF4 15...0 0 Делитель частоты тактовых импульсов = (SCLK/RFS)-1 Регистр управления авто буферизацией S0ABUF, адрес памяти данных = 0x3FF3 15 0 Не используется 14 0 Бит разрешения CLKOUT 13 0 Не используется 12 0 Бит управления округлением со смещением 11…9 0 Номер индексного регистра передатчика 8, 7 0 Номер регистра модификатора передатчика 6…4 0 Номер индексного регистра приемника 3, 2 0 Номер регистра модификатора приемника 1 0 Разрешение автобуферизации передатчика 0 0 Разрешение автобуферизации приемника

Таблица 4.2д Регистры последовательного порта SPORT1

Разряд Исходное состояние Назначение Регистр управления S1CR, адрес памяти данных=0x3FF2 15 0 Флаг FO (только чтение) 14 0 Разрешение внутреннего тактового генератора: 0 — запрещен, 1 — разрешен 13 0 Требование кадровой синхронизации приема: 0 — не требуется, 1 — требуется 12 0 Требование широкого кадрового импульса приемника: 0 — не требуется, 1 — требуется 11 0 Требование кадровой синхронизации передатчика: 0 — не требуется, 1 — требуется 10 0 Требование широкого кадрового импульса передатчика: 0 — не требуется, 1 — требуется 9 0 Разрешение внутреннего тактового генератора передатчика: 0 — запрещен, 1 — разрешен 8 0 Разрешение внутреннего кадрового генератора приемника: 0 — запрещено, 1 — разрешено 7 0 Разрешение инвертирования кадрового генератора передатчика: 0 — запрещено, 1 — разрешено 6 0 Разрешение инвертирования кадрового генератора приемника: 0 — запрещено, 1 — разрешено 5, 4 0 Формат данных: 00 — выравнивание по правому краю, старшие биты=0, 01 — выравнивание по правому краю, старшие биты=знаку, 10 — компандирование по МЮ закону, 11 — компандирование по А закону 3…0 0 Длина слова минус 1 Регистр делителя тактовых импульсов S1CLKDIV, адрес памяти данных=0x3FF1 15…0 0 Делитель частоты тактовых импульсов = (CLKOUT/2*SCLK)-1 Регистр делителя кадровых импульсов приемника S1RFDIV, адрес памяти данных=0x3FF0 15…0 0 Делитель частоты тактовых импульсов = (SCLK/RFS)-1 Регистр управления автобуферизацией S1ABUF, адрес памяти данных=0x3FEF 15 0 Блокирование вывода XTAL в режиме пониженной мощности: 0 — активен, 1 — блокирован (этот вывод должен быть блокирован, если к процессору подключен генератор, а не кварцевый резонатор) 14 0 Разрешение задержки запуска процессора из режима пониженной мощности на 4096 циклов: 0 — запрещено, 1 — разрешено 13 0 Принудительный вход в режим пониженной мощности: 0 — нормальный режим, 1 — режим пониженной мощности (осуществляется переход на вектор прерывания пониженной мощности) 12 0 Принудительный перезапуск процессора при подаче питания: 0 — нормальный режим, 1 — программный перезапуск 11…9 0 Номер индексного регистра передатчика 8, 7 0 Номер регистра модификатора передатчика 6…4 0 Номер индексного регистра приемника 3, 2 0 Номер регистра модификатора приемника 1 0 Разрешение автобуферизации передатчика 0 0 Разрешение автобуферизации приемника

Таблица 4.2е Регистры управления программируемыми флагами